3.2中轉時延測試分析

　　TSIM3AA82是一種雙端口1394芯片，因此可以將多個I/O模塊串聯，如圖5所示。模塊1最后上電，并進行總線復位，強制自己為根節(jié)點。模塊1的節(jié)點號為0，模塊2、3、4節(jié)點號相應為1、2、3。

圖5 中轉時延測試結構圖

　　寄存器Ping_Timer記錄了Ping包從發(fā)出到收回的時間，每次40 as?，F在從O節(jié)點分別向1、2、3節(jié)點發(fā)送Ping包，共測試20次。0節(jié)點到l節(jié)點的Ping_Timer值穩(wěn)定為14；0節(jié)點到2節(jié)點的Ping_Timer值為19共14次，值為20共6次；0節(jié)點到3節(jié)點的Ping_Timer值為24共12次，值為25共8次，測試結果如表1所示。

　　0到1節(jié)點不經過轉發(fā)，僅僅是數據傳輸時間。0節(jié)點到2節(jié)點的傳輸增加了1節(jié)點的兩次轉發(fā)時間。0節(jié)點到3節(jié)點的傳輸增加了1節(jié)點兩次轉發(fā)及2節(jié)點兩次轉發(fā)的時間。

　　按照以上分析，采用代數平均數算法，可計算得到節(jié)點轉發(fā)時間為108.7 as。而TSB43AA82芯片的PHY Internal Registers中的delay字段定義了中轉時延的最大值，即從數據的第1位接收到數據包被轉發(fā)所需要的最大時間，為144+(delay×20)as，其中TSB43AA82中delay為0。故最壞情況下轉發(fā)器轉發(fā)數據的延遲為144 ns。所測得的中轉時延為108.7 n8在144 ns以內，與理論值完全符合。

　　3.3 多節(jié)點的伺服同步

　　一個數控系統中有多個伺服單元，這些伺服單元可以通過各自的I/O模塊與上位機進行通信。高檔數控系統對于各個伺服單元之間的伺服周期同步有較高的要求。

　可以利用上位機向所有節(jié)點發(fā)送1394廣播包作為同步信號，各節(jié)點收到廣播包后開始執(zhí)行新得到的插補命令，從而實現各個伺服節(jié)點同時執(zhí)行同一插補周期的數據。根據1394網絡拓撲結構及1394傳輸協議可知，數據的傳輸是經過各個節(jié)點的轉發(fā)實現的，所以在邏輯位置上距離上位機較遠的節(jié)點收到廣播包比其他節(jié)點要晚，導致同步信號不夠準確。

　　針對這一情況，可以利用3．2節(jié)所測節(jié)點中轉時延，人為地補足這個時間差，實現更高精度的同步。由于采用的TSB43AA82是雙端口1394芯片，拓撲結構比較簡單，呈線性，一般上位機強制為根節(jié)點，節(jié)點號為0。假設整個數控系統共有m個節(jié)點，則邏輯位置上距離上位機最遠的節(jié)點號為m-1。可以編程控制節(jié)點號為i的節(jié)點在收到廣播包后延時(m-1-i)×108.7 as，之后執(zhí)行插補命令，從而實現各節(jié)點之間真正的伺服同步。

4 結束語

　　本設計的基于IEEE 1394通信的I/O模塊經測試完全滿足高檔數控系統的實時性要求。根據3．2節(jié)中轉時延的測試結果，可以利用1394廣播包來同步多個節(jié)點模塊。另外該模塊利用光耦芯片與外界環(huán)境隔離，能夠有效預防干擾。除數控系統外，該模塊還可廣泛應用于很多其他場合，負責實時數據采集及高速數據傳輸。