51. 所有空引線或引腳都應(yīng)接地。

　　52. 如果每個(gè)電阻都沒(méi)有獨(dú)立的返回路徑，應(yīng)避免使用單列直插封裝電阻排。

　　53. 檢查鍍層以確認(rèn)阻焊盤(pán)在過(guò)孔面上不存在交疊;在電源和地平面對(duì)應(yīng)的出砂孔之間都留有足夠的空間。

　　54. 如果信號(hào)改變參考平面，則參考平面應(yīng)盡量靠近信號(hào)平面。如果使用去耦電容器來(lái)減少返回路徑的阻抗，它的電容器幷不時(shí)最重要的，應(yīng)選取和設(shè)計(jì)具有最低回路電感的電容才是關(guān)鍵。

　　55. 如果有大量信號(hào)線切換參考平面，就要使這些信號(hào)線的過(guò)孔彼此之間盡量遠(yuǎn)離，而不是使其集中在同一地方。

　　56. 如果有信號(hào)切換參考平面，幷且這些平面間具有相同電壓，則盡量將信號(hào)線過(guò)孔與返回路徑過(guò)孔數(shù)量放置在一起。

　　No.3減小軌道塌陷

　　策略---減小電源分配網(wǎng)絡(luò)的阻抗。

　　設(shè)計(jì)原則：

　　57. 減小電源和地路徑間的回路電感。

　　58. 使電源平面和地平面相鄰幷盡量靠近。

　　59. 在平面間使用介電常數(shù)盡量高的介質(zhì)材料使平面間的阻抗最低。

　　60. 盡量使用多個(gè)成對(duì)的電源平面和地平面。

　　61. 使同向電流相隔盡量遠(yuǎn)，而反向電流相隔盡量近。

　　62. 在實(shí)際應(yīng)用中，使電源過(guò)孔和地平面過(guò)孔盡量靠近。要使它們的間隔至少與過(guò)孔的長(zhǎng)度相當(dāng)。

　　63. 應(yīng)將電源平面與地平面盡可能靠近去耦電容所在的表面處。

　　64. 對(duì)相同的電源或地焊盤(pán)使用多個(gè)過(guò)孔，但要使過(guò)孔間距盡量遠(yuǎn)。

　　65. 在電源平面或地平面上布線時(shí)，應(yīng)使過(guò)孔的直徑盡量大。

　　66. 在電源焊盤(pán)和地焊盤(pán)上使用雙鍵合線可以減少鍵合線的回路電感。

　　67. 從芯片內(nèi)部引出盡可能多的電源和地引線。

　　68. 在芯片封裝時(shí)引出盡可能多的電源和地引腳。

　　69. 使用盡可能短的片內(nèi)互聯(lián)方法，例如倒裝芯片而不是鍵合線。

　　70. 封裝的引線盡可能短，例如應(yīng)使用片級(jí)封裝而不是QFP封裝。

　　71. 使去耦電容焊盤(pán)間的布線和過(guò)孔盡可能地短和寬。

　　72. 在低頻時(shí)使用一定量的去耦電容來(lái)代替穩(wěn)壓器件。

　　73. 在高頻時(shí)使用一定量的去耦電容來(lái)抵消等效電感。

　　74. 使用盡可能小的去耦電容，幷盡量減小電容焊盤(pán)上與電源和地平面相連的互連線的長(zhǎng)度。

　　75. 在片子上使用盡可能多的去耦電容。

　　76. 在封裝中應(yīng)使用盡可能多的低電感去耦電容。

　　77. 在I/O接口設(shè)計(jì)中使用差分對(duì)。

　　No.4減小電磁干擾(EMI)

　　策略---減小驅(qū)動(dòng)共模電流的電壓;增加共模電流路徑的阻抗;屏蔽濾波是解決問(wèn)題的快速方案。

　　設(shè)計(jì)原則：

　　78. 減小地彈。

　　79. 使所有布線與板子邊緣的距離應(yīng)至少為線寬的5倍。

　　80. 采用帶狀布線。

　　81. 應(yīng)將告訴或大電流器件放在離I/O接口盡可能遠(yuǎn)的地方。

　　82. 在芯片附近放置去耦電容來(lái)減小平面中高頻電流分量的擴(kuò)頻效應(yīng)。

　　83. 使電源平面和地平面相鄰幷盡可能接近。

　　84. 盡可能使用更多的電源平面和地平面。

　　85. 當(dāng)使用多個(gè)電源平面和地平面對(duì)時(shí)，在電源平面中修凹壁幷在地平面的邊沿處打斷接過(guò)孔。

　　86. 盡量將地平面作為表面層。

　　87. 了解所有封裝的諧振頻率，當(dāng)它與時(shí)鐘頻率的諧波發(fā)生重疊時(shí)就要改變封裝的幾何結(jié)構(gòu)。

　　88. 在封裝中避免信號(hào)在不同電壓平面的切換，因?yàn)檫@會(huì)產(chǎn)生封裝諧振。

　　89. 在封裝中可能出現(xiàn)諧振，就在它的外部加上鐵氧體濾波薄片。

　　90. 在差分對(duì)中，減少布線的不對(duì)稱性。

　　91. 在所有的差分對(duì)接頭處使用共模信號(hào)扼流濾波器。

　　92. 在所有外部電纜周圍使用共模信號(hào)扼流濾波器。

　　93. 選出所有的I/O線，在時(shí)序預(yù)算要求內(nèi)使用上升時(shí)間最少的信號(hào)。

　　94. 使用擴(kuò)頻時(shí)鐘發(fā)生器在較寬的頻率范圍內(nèi)產(chǎn)生諧波，幷在FFC測(cè)試的帶寬范圍內(nèi)減少輻射能量。

　　95. 當(dāng)連接屏蔽電纜時(shí)，保持屏蔽層與外殼良好接觸。

　　96. 減少屏蔽電纜接頭至外殼的電感。在電纜和外殼屏蔽層之間使用同軸接頭。

　　97. 設(shè)備支座不能破壞外殼的完整性。

　　98. 只在互連時(shí)才能破壞外殼的完整性。

　　99. 使開(kāi)孔的直徑遠(yuǎn)小于可能泄露的最低頻率輻射的波長(zhǎng)。使用數(shù)量多而直徑小的開(kāi)孔比數(shù)量少而直徑大的開(kāi)孔要好。

　　100. 導(dǎo)致產(chǎn)品交期Delay就是最昂貴的規(guī)則。

　　Eric Bogatin，于1976年獲麻省理工大學(xué)物理學(xué)士學(xué)位，并于1980年獲亞利桑那大學(xué)物理碩士和博士學(xué)位。目前是GigaTest實(shí)驗(yàn)室的首席技術(shù)主管。多年來(lái)，他在信號(hào)完整性領(lǐng)域，包括基本原理、測(cè)量技術(shù)和分析工具等方面舉辦過(guò)許多短期課程，培訓(xùn)過(guò)4000多工程師，在信號(hào)完整性、互連設(shè)計(jì)、封裝技術(shù)等領(lǐng)域已經(jīng)發(fā)表了100多篇技術(shù)論文、專欄文章和專著。