日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > 電源與新能源 > 設計應用 > 高電源抑制的基準源的設計方案

          高電源抑制的基準源的設計方案

          作者: 時間:2011-08-04 來源:網絡 收藏

          本文引用地址:http://yuyingmama.com.cn/article/178787.htm

            1.2 LDO

            LDO在低頻時的PSR主要取決于運放的增益,為此選擇折疊共源共柵電路。此LDO電路基于文獻中的電路修改,如圖2所示,并采用PSR高的偏置生成電路。

            1. 3 啟動電路

            Brokaw核心本身存在0狀態(tài),VQC5基極為高電平,VQC2、VQC1基極為低電平,因此引入如圖3的啟動電路。

            圖3中右下角即為啟動電路。對于常規(guī)Brokaw,當VQC2基極電壓低于啟動電壓時,VQCS2將VQC5基極電壓拉低VQC2基極電壓拉高,使電路啟動,所以VQCS2僅需很小的基極電流就可以使電路啟動。

          電子鎮(zhèn)流器相關文章:電子鎮(zhèn)流器工作原理


          電子鎮(zhèn)流器相關文章:



          上一頁 1 2 3 下一頁

          評論


          相關推薦

          技術專區(qū)

          關閉