AD9822共有4種工作模式，即3通道CDS模式、1通道CDS模式、3通道SHA模式和1通道SHA模式。在1通道模式中，只處理一路模擬信號，而3通道模式則同時處理3路信號。這里采用3通道SHA模式，在該模式下一個采樣時鐘CDSCLK2后需要3個輸出時鐘ADCCLK輸出數(shù)據(jù)。

該器件內(nèi)部各路偏移D／A轉(zhuǎn)換器、PGA和模式的設置等都是由內(nèi)部8個寄存器(地址為000～111)完成的，這些寄存器是由3個端口信號SCLK、SLOAD和SDATA控制。

2.1.3碼盤

碼盤是一種常用的增量式角度傳感器(圖2)，利用現(xiàn)代光刻技術(shù)在圓盤上均勻刻線，當圓盤旋轉(zhuǎn)時，受刻線影響接收管接收到的光線出現(xiàn)亮暗變化，而輸出電平則高低跳變。將碼盤安裝在電機上，電機旋轉(zhuǎn)時，便有脈沖信號從碼盤輸出。輸出的脈沖信號可與電機相連的傳送帶傳送的距離進行換算，通過控制碼盤輸出脈沖的分頻來控制鈔票的采樣間隔。

2.1.4對管

對管位于CIS傳感器的上游，用于指示樣品(鈔票)的到來。當對管被物體遮擋時，對管輸出高電平，否則維持低電平。在應用中對管輸出高電平的脈寬與鈔票全部通過的時長相等。因而可以利用對管輸出信號(N2)控制每幀圖像的采樣使能。考慮到信號噪聲的影響，需對管信號濾波；為保證每幀圖像(包括整張鈔票)具備一定余量，需要延時處理N2信號。

2.2采樣原理

由于要從圖像采樣數(shù)據(jù)中提取出鈔票的各種特征信息，所以圖像采樣數(shù)據(jù)要確保無失真地恢復鈔票圖像信息。因此，采樣頻率需滿足二維取樣定理。假設鈔票圖像的頻譜在水平方向上的截止頻率為fm，在垂直方向的截止頻率為fm，則只要水平方向的空間取樣頻率F0滿足F0≥2Fm，垂直方向的空間取樣頻率fm滿足f0≥2fm條件，圖像便可精確恢復。水平方向的采樣頻率由圖像傳感器的性能決定，而垂直方向的采樣頻率則由碼盤信號的分頻決定。

3 CPLD控制實現(xiàn)

3.1系統(tǒng)總時序

該系統(tǒng)設計的關(guān)鍵在于圖像傳感器、A／D轉(zhuǎn)換器以及數(shù)據(jù)存儲器RAM之間的時序控制。系統(tǒng)的總時序關(guān)系為：對管信號N2是采樣一張鈔票的總使能，碼盤信號MCLK的分頻SP作為每一行采樣的啟動信號。在每一行的采樣過程中，通過傳感器移位時鐘CIS1_CLK將每一點的數(shù)據(jù)移出。通過時鐘S1_CLK2控制A／D轉(zhuǎn)換器讀取采樣的模擬數(shù)據(jù)，并由輸出時鐘AD1_CLK控制A／D轉(zhuǎn)換器輸出量化的數(shù)字數(shù)據(jù)。然后，在地址時鐘ADR0_CLK和寫時鐘WR_CLK的控制下寫入RAM，系統(tǒng)總時序如圖3所示。