4.3 主控制程序流程圈

　　根據(jù)圖2所示的DRM信號(hào)處理時(shí)序，圖4為ARM基帶處理主控制程序流程圖，依次進(jìn)行碼元同步、整數(shù)倍頻偏估計(jì)、幀同步及后續(xù)信道解碼處理。上述過(guò)程實(shí)現(xiàn)了DRM接收機(jī)基帶信道解碼過(guò)程。

　　4.4 測(cè)試結(jié)果

　　測(cè)試信號(hào)采用模式C、10kHz帶寬的DRM信號(hào)，信道采用標(biāo)準(zhǔn)中提供的2號(hào)信道模型，SNR=23dB，頻偏為2倍子載波間隔。

　　測(cè)試結(jié)果示于圖5中，其中圖5(a)為未經(jīng)過(guò)同步和均衡處理的數(shù)據(jù)星座圖;圖5(b)(d)為接收信號(hào)通過(guò)硬件正交解調(diào)、同步、均衡、信道解碼等模塊后輸出數(shù)據(jù)的星座圖。從圖5中可以看出，經(jīng)過(guò)同步、均衡處理后，星座圖明顯改善，處理器有效地解出了三個(gè)通道的數(shù)據(jù)。

　　數(shù)字廣播產(chǎn)業(yè)有廣泛的市場(chǎng)前景，而擁有自主知識(shí)產(chǎn)權(quán)的接收機(jī)對(duì)民族工業(yè)具有特殊意義。本文討論的DRM測(cè)試接收機(jī)信號(hào)處理流程及硬件平臺(tái)的結(jié)構(gòu)是對(duì)硬件實(shí)現(xiàn)DRM接收機(jī)的一次有益嘗試。上述結(jié)構(gòu)、算法已經(jīng)在ARM7和FPGA的硬件平臺(tái)上聯(lián)調(diào)通過(guò)，驗(yàn)證了本文提出的信號(hào)處理流程及硬件平臺(tái)的可實(shí)現(xiàn)性，但所驗(yàn)證的主要是基帶信號(hào)處理功能，還沒有包括接收機(jī)的全部.整個(gè)測(cè)試接收機(jī)的設(shè)計(jì)工作仍然需要進(jìn)一步完善。