表1是系統(tǒng)設計通過ModelSim功能仿真后，在Xilinx ISE工具上綜合后的結果，綜合頻率高達245．562 MHz。在系統(tǒng)運行中，以太網控制器IP核時鐘工作頻率在125MHz，系統(tǒng)時鐘頻率為100MHz。通過仿真和FPGA下載驗證后，接口通訊時鐘周期統(tǒng)計如表2所示。

通過表2可以看出，以太網接口設計在完成兩種協(xié)議轉換和跨時鐘數(shù)據(jù)傳輸中，通訊響應時間短，且具有實時和穩(wěn)定傳輸，避免了異步時鐘在數(shù)據(jù)傳輸中的效率問題。
實驗測試，把FPGA開發(fā)板與PC機通過網線連接，如圖6所示。在PC機上編寫軟件程序，用于發(fā)送和接收硬件系統(tǒng)數(shù)據(jù)，通過修改數(shù)據(jù)文件，測試不同深度的數(shù)據(jù)傳輸。比較發(fā)送數(shù)據(jù)和接收數(shù)據(jù)文件，判斷傳輸誤碼率。

實驗測試了不同文件大小的數(shù)據(jù)傳輸需要時間，統(tǒng)計結果如圖7所示。測試結果，發(fā)送與接收文件數(shù)據(jù)，與預期結果一致。通訊時間與數(shù)據(jù)文件大小近似于線性關系，且傳輸時間短。以太網接口設計模塊為MPSoC承擔網絡數(shù)據(jù)通訊，提供了實時和高吞吐率的通訊速度。此外，以太網模塊可以用于系統(tǒng)單模塊集成調試傳輸源數(shù)據(jù)，提高驗證效率。以太網接口模塊也可以應用于通訊網絡，實現(xiàn)系統(tǒng)數(shù)據(jù)與網絡通訊信息的交換。

4 結束語
研究了以太網在MPSoC中的數(shù)據(jù)通訊，解決了系統(tǒng)在網路通訊中的實時和高吞吐率的數(shù)據(jù)傳輸瓶頸。通過該接口與多核系統(tǒng)通訊，可以完成局域網到廣域網數(shù)據(jù)信息傳遞。