日本a√视频在线,久久青青亚洲国产,亚洲一区欧美二区,免费g片在线观看网站

        <style id="k3y6c"><u id="k3y6c"></u></style>
        <s id="k3y6c"></s>
        <mark id="k3y6c"></mark>
          
          

          <mark id="k3y6c"></mark>

          新聞中心

          EEPW首頁 > 手機與無線通信 > 設計應用 > L波段直接數字式快跳頻率合成器設計

          L波段直接數字式快跳頻率合成器設計

          作者: 時間:2012-06-28 來源:網絡 收藏

          (3)去耦
          減小來自電源的噪聲。在同一塊PCB中,通常多個器件共用一個電源。而電源線給交流信號提供了一個通路,使得交流信號通過電源線在器件之間傳輸,形成了干擾。所以必須在器件之間的電源線上加入濾波部分,濾掉交流干擾,稱為去耦。在本中走線時盡量加粗了電源線寬度,減小環(huán)路電阻并在電源引入印制板處加了大容量的電解電容和小容量的高頻電容,用于分別濾去低頻噪聲以及高頻噪聲。并且在每個集成電路電源引腳處增加0.1的高頻去耦電容,加強去耦并提供和吸收該集成電路開關門瞬間的充放電能。

          本文引用地址:http://yuyingmama.com.cn/article/154532.htm

          a.JPG


          經過測試,快跳相位噪聲如圖7所示,轉換時間如圖8所示。

          4 結束語
          本文中快跳采用DDS激勵倍頻鏈的頻率合成方式,用倍頻的辦法將頻率搬移到所需頻率上。在實際應用中,通過不斷的實驗和改進,該快跳頻率合成的工作頻率范圍、頻率準確度及穩(wěn)定度、頻率轉換時間、相位噪聲、雜散電平都可以滿足技術指標要求。


          上一頁 1 2 3 4 下一頁

          評論


          相關推薦

          技術專區(qū)

          關閉