圖3中，“*”表示對AD9854進行寫入操作，就是將wrb腳置低，再置高。這時AD9854的系統(tǒng)時鐘設置為140 MHz，而波形頻率設置為系統(tǒng)時鐘的1／2，也就是70 MHz。從BPSK管腳輸出一個碼速率設置為9．6 MHz的0、1碼流，即得到需要的載波頻率70 MHz的BPSK信號。

3 實驗結果
用示波器和頻譜儀分別觀測AD9854芯片的輸出，如圖4和圖5所示。

由于BPSK信號的相位差為π，因此其碼元‘0’和‘1’所對應的信號相位完全取反，從圖3所示的示波器觀測圖可以看出，AD9854的輸出波形由相位完全相反的兩組正弦波在時域相互疊加，形成了眼圖的效果，眼圖勻稱，說明BPSK信號的輸出穩(wěn)定，無抖動。從圖4所示的頻譜儀觀測圖可以看出，AD9854的輸出信號載頻為70 MHz，觀測帶寬(Span)設為96 MHZ，因此可以看出信號的主瓣寬度為19．2 MHz，副瓣寬度為9．6 MHz，說明BPSK信號的碼速率為9．6 MHz，這與軟件設計中的參數完全一致。

4 結束語
文中利用FPGA對AD9854進行控制，產生了BPSK信號，并給出了軟、硬件設計方法，實驗結果證明了設計的正確性，為通信系統(tǒng)中的中頻處理提供了一個有效的方法。