從曝光寄存器0x09讀出數(shù)據(jù)：開始部分與寫數(shù)據(jù)時(shí)序是相同的，當(dāng)主器件發(fā)送完從設(shè)備地址(寫模式)和寄存器地址后，需要重新啟動(dòng)，并發(fā)送從設(shè)備地址(讀模式)，然后才能從寄存器中讀出數(shù)據(jù)。每讀完1字節(jié)數(shù)據(jù)，主器件都會(huì)產(chǎn)生1位應(yīng)答信號(hào)。當(dāng)16位數(shù)據(jù)被讀出后，主器件發(fā)送1位非應(yīng)答信號(hào)，傳輸結(jié)束。

3 IP應(yīng)用實(shí)例

3.1 硬件設(shè)計(jì)

本文使用I2C控制IP對(duì)圖像傳感器MT9M011寄存器進(jìn)行并行配置。硬件設(shè)計(jì)基于SOPC技術(shù)，將系統(tǒng)組件庫(kù)提供的32位Nios II軟核處理器、SDRAM接口模塊、TIMER定時(shí)器模塊(提供SignaltapII中對(duì)信號(hào)進(jìn)行采樣的頻率)、PIO模塊以及I2C控制IP(配置為主設(shè)備)集成在一塊FPGA內(nèi)。QuartusII頂層原理略――編者注。

3.2 軟件設(shè)計(jì)

軟件的編寫有兩種方式：一種是對(duì)I2C控制IP應(yīng)用程序編程接口(API)函數(shù)的操作；另一種是利用Altera提供的讀寫函數(shù)對(duì)寄存器進(jìn)行操作。為了提高系統(tǒng)運(yùn)行的速度，采用第二種方法。系統(tǒng)軟件部分是在NiosII IDE中，通過編寫C代碼完成的。

對(duì)CMOS寄存器的并行配置程序主要包括以下兩個(gè)部分：

①IP初始化設(shè)置：包括設(shè)置波特率、設(shè)置本地址寄存器、設(shè)置時(shí)鐘寄存器值。

②選擇CMOS1，對(duì)其寄存器進(jìn)行讀寫；選擇CMOS2，對(duì)其寄存器進(jìn)行讀寫。寄存器選擇曝光寄存器。

關(guān)鍵代碼如下：